BÁO CÁO THỰC HÀNH
IT2140 – 143622 – THỰC HÀNH ĐIỆN TỬ CHO CNTT

Bài 13: FLIP FLOP

Họ và tên	Bùi Quang Hưng
Mã số sinh viên	20225849
Nhóm	5

Bài 1: Xây dựng flip flop loại D theo sơ đồ logic ở Hình 1.1, sử dụng các IC 74LS00 (NAND) và IC 74LS04 (NOT).



$\overline{S}$	$\overline{R}$	CLK	D	Q_{n+1}	$\overline{Q_{n+1}}$
0	1	X	X	1	0
1	0	X	X	0	1
0	0	X	X	X	X
1	1	0 → 1	1	1	0
1	1	0 → 1	0	0	1
1	1	0	X	Q_n	$\overline{Q_n}$

Hình 1.1 Flip flop loại D.

- Kiểm tra hoạt động các IC, thiết bị trước khi lắp mạch.
- Lắp mạch flip flop loại D trên bo mạch từ các linh kiện được cung cấp.



Hình 1.2 Lắp mạch flip flop loại D.

- Sử dụng công tắc gạt (slide switch) để tạo tín hiệu đầu vào D và 1 nút bấm (button) để tạo tín hiệu đầu vào Clock. Sử dụng điện trở và LED để minh hoạt trạng thái của các đầu ra Q và Q’ của flip flop. Sử dụng máy tạo nguồn để cấp nguồn 5V/GND cho mạch.



D = 0, chưa ấn button, LED Q’ sáng.



D = 1, ấn button, LED Q sáng.



D = 0, chưa ấn button, LED Q’ sáng.



D = 1, ấn button, LED Q sáng.

- Dựa vào bảng thận flip flop lọai D để kiểm tra chức năng của mạch đã lắp và viết báo cáo về kết quả thu được.

+ Khi ấn button tín hiệu Clock thay đổi từ 0->1 thì Q_{n+1} = D.

+ Trong các trường hợp khác, trạng thái của tín hiệu đầu ra không thay đổi.

➔ Flip flop loại D cung cấp môt đầu vào D (Data) là nơi cung cấp dữ liệu cần ghi nhớ.

$\overline{S}$	$\overline{R}$	CLK	D	Q_{n+1}	$\overline{Q_{n+1}}$
0	1	X	X	1	0
1	0	X	X	0	1
0	0	X	X	X	X
1	1	0 → 1	1	1	0
1	1	0 → 1	0	0	1
1	1	0	X	Q_n	$\overline{Q_n}$

Kết quả bảng thật flip flop loại D được nghiệm đúng.

Bài 2: Xây dựng flip flop loại J-K theo sơ đồ logic ở Hình 2.1, sử dụng các IC 74LS08 (AND) và IC 74LS00 (NAND) hoặc chỉ sử dụng IC 74LS00 (NAND).



$\overline{S}$	$\overline{R}$	CLK	J	K	Q_{n+1}	$\overline{Q_{n+1}}$
0	1	X	X	X	1	0
1	0	X	X	X	0	1
0	0	X	X	X	---	---
1	1	0 → 1	0	0	Q_n	$\overline{Q_n}$
1	1	0 → 1	1	0	1	0
1	1	0 → 1	0	1	0	1
1	1	0 → 1	1	1	Toggle	
1	1	0	X	X	Q_n	$\overline{Q_n}$



Hình 2.1 Flip flop loại J-K.

- Kiểm tra hoạt động các IC, thiết bị trước khi lắp mạch.
- Lắp mạch flip flop loại J-K trên bao mạch từ các linh kiện được cung cấp.



Hình 2.2 Lắp mạch flip flop loại J-K.

- Sử dụng 2 công tắc gạt (slide switch) để tạo tín hiệu ở đầu vào J, K và 1 nút bấm (button) để tạo tín hiệu đầu vào Clock. Sử dụng máy tạo nguồn để cấp nguồn 5V/GND cho mạch.

+ Khi tín hiệu Clock chuyển trạng thái từ 0->1:



J=K=0, các đầu ra của flip flop được giữ nguyên trạng thái trước đó:

$$Q_{n+1}=Q_n,\ Q'_{n+1}=Q'_n$$



J=0, K=1 => $Q_{n+1}=0$, $Q'_{n+1}=1$



J=1, K=0 => Q_{n+1}=1, Q'_{n+1}=0



J=K=1, các đầu ra của flip flop có hiện tượng lật trạng thái (0->1, 1->0) nhưng không ổn định.

- Dựa vào bảng thận flip fop loại J-K để kiểm tra chức năng của mạch đã lắp và viết báo cáo về kết quả thu được.

+ Flip flop loại J-K nhận 2 đầu vào chính là J và K để xác định các trạng thái đầu ra.

+ Khi có cạnh tín hiệu Clock, flip flop sẽ kiểm tra trạng thái của J, K:

1. J=K=0 => Trạng thái của flip flop được giữ nguyên.
2. J=0, K=1 => Flip flop chuyển trạng thái (Q=0, Q'=1).
3. J=1, K=0 => Flip flop chuyển trạng thái (Q=1, 1'=0).

4. J=K=1=> Xuất hiện trạng thái “toggle” nhưng chưa ổn định.

Bài 3: Xây dựng flip flop loại J-K theo cấu hình Master-Slave dựa vào sơ đồ logic ở Hình 3.1, chỉ sử dụng các IC 74LS00 (NAND).



Hình 3.1 Flip flop loại J-K, mắc theo cấu hình Master-Slave.

- Lắp mạch flip flop loại J-K theo cấu hình Master-Slave trên bo mạch từ các linh kiện được cung cấp. Các yêu cầu khác tương tự ở Bài 2.



Hình 3.1 Lắp mạch flip flop loại J-K, mắc theo cấu hình Master-Slave.

+ Trường hợp J=K=1 (xuất hiện hiện tượng “toggle”):





=> Hiện tượng lật trạng thái đầu ra (0->1, 1->0) của flip flop ổn hoạt động ổn định.

+ Các trường hợp khác hoạt động tương tự mạch ở bài 2.

- Dựa vào bảng thật flip flop loại J-K để kiểm tra chức năng của mạch đã lắp và so sánh với chức năng của mạch đã lắp ở Bài 2. Viết báo cáo về kết quả thu được.

+ Bảng thật của flip flop loại J-K được nghiệm đúng.

+ Các trường hợp J=K=0; J=0, K=1; J=1, K=0 mạch flip flop loại J-K mắc theo cấu hình Master-Slave hoạt động tương tự như mạch ở bài 2.

+ Trường hợp xuất hiện “toggle”: Cấu hình Master-Slave hoạt động ổn định hơn vì được phân chia rõ nhiệm vụ Master flip flop lưu dữ giá trị J K đầu vào, Slave flip flop chuyển đổi trạng thái đầu ra.